마이클 프랭크 그는 매우 독특한 컴퓨터 공학 분야에서 30년 넘게 학술 연구원으로 경력을 쌓았습니다. Frank에 따르면 마침내 그 독특한 틈새시장의 시대가 왔다고 합니다. “나는 올해 초에 이 제품을 상용화하기 위한 적절한 시기라고 결정했습니다.”라고 Frank는 말합니다. 2024년 7월에 그는 Sandia National Laboratories의 수석 엔지니어링 과학자 자리를 떠나 미국과 영국에 기반을 둔 스타트업에 합류했습니다. 바이레 컴퓨팅.
프랭크는 이제 자신의 일생을 걸고 작품을 선보일 적절한 시기라고 주장합니다. 가역 컴퓨팅—컴퓨팅 산업의 에너지가 고갈되고 있기 때문에 학계를 떠나 현실 세계로 진출했습니다. “우리는 기존 칩의 에너지 효율성 확장이 점점 더 가까워지고 있습니다.”라고 Frank는 말합니다. IEEE 반도체 산업 로드맵에 따르면 보고서 Frank는 편집을 도왔으며, 이번 10년 말까지 기존 디지털 로직의 기본적인 에너지 효율성은 정체 상태에 이를 것이며 “우리가 추구하는 것과 같은 더욱 색다른 접근 방식이 필요할 것”이라고 그는 말합니다.
무어의 법칙으로서 넘어지다 그리고 에너지 테마의 사촌 쿠미의 법칙 속도가 느려지는 오늘날 세계에서 증가하는 컴퓨팅 수요를 충족하려면 새로운 패러다임이 필요할 수 있습니다. 프랭크의 말에 따르면 연구 앨버커키의 Sandia에서 가역 컴퓨팅은 기존 접근 방식에 비해 최대 4,000배의 에너지 효율성을 제공할 수 있습니다.
“무어의 법칙은 무너졌거나 속도가 정말 느려졌습니다.”라고 말합니다. 에릭 드베네딕티스Vaire와 관련이 없는 Zettaflops의 창립자입니다. “가역 컴퓨팅은 무어의 법칙을 다시 활성화하거나 에너지 효율성을 추가로 향상시킬 수 있는 소수의 옵션 중 하나입니다.”
2025년 1분기에 제작될 것으로 예상되는 Vaire의 첫 번째 프로토타입은 덜 야심적입니다. 처음으로 산술 회로에 사용되는 에너지를 회수하는 칩을 생산하고 있습니다. 2027년 시장에 출시될 것으로 예상되는 다음 칩은 AI 추론에 특화된 에너지 절약형 프로세서가 될 것입니다. 4,000배의 에너지 효율성 개선은 Vaire의 로드맵에 있지만 아마도 10~15년 후에는 가능합니다.
“나는 기술이 가능성이 있다고 생각합니다”라고 말합니다. 히만슈 탈리얄녹스빌 소재 테네시 대학교 전기 공학 및 컴퓨터 과학 부교수. 그는 Vaire 소속이 아닙니다. “그러나 몇 가지 과제도 있으며, Vaire Computing이 일부 과제를 극복할 수 있기를 바랍니다.”
가역 컴퓨팅이란 무엇입니까?
직관적으로 정보는 일시적이고 추상적인 개념처럼 보일 수 있습니다. 그러나 1961년에 IBM의 Rolf Landauer는 발견 놀라운 사실: 컴퓨터에서 약간의 정보를 삭제하려면 필연적으로 에너지가 필요하며 이는 열로 손실됩니다. 정보를 삭제하지 않고 또는 “가역적으로” 계산을 수행한다면 적어도 이론적으로는 에너지를 전혀 사용하지 않고 계산할 수 있다는 생각이 Landauer에게 떠올랐습니다.
Landauer 자신도 이 아이디어를 고려했습니다. 비실용적. 모든 입력과 중간 연산 결과를 저장하게 되면 불필요한 데이터로 메모리가 금방 채워지게 됩니다. 그러나 Landauer의 후계자는 IBM의 찰스 베넷, 발견 이 문제에 대한 해결 방법. 중간 결과를 메모리에 저장하는 대신 결과가 더 이상 필요하지 않으면 계산을 취소하거나 “계산 해제”할 수 있습니다. 이렇게 하면 원래 입력과 최종 결과만 저장하면 됩니다.
배타적 OR 또는 XOR 게이트와 같은 간단한 예를 들어 보겠습니다. 일반적으로 게이트는 가역적이지 않습니다. 입력은 2개이고 출력은 하나만 있으며, 출력을 알더라도 입력이 무엇인지에 대한 완전한 정보를 제공할 수 없습니다. 원래 입력 중 하나의 복사본인 추가 출력을 추가하여 동일한 계산을 되돌릴 수 있습니다. 그런 다음 두 개의 출력을 사용하여 역계산 단계에서 원래 입력을 복구할 수 있습니다.
기존의 XOR(배타적 논리합) 게이트는 가역적이지 않습니다. 즉, 출력을 아는 것만으로는 입력을 복구할 수 없습니다. 입력 중 하나의 복사본인 추가 출력을 추가하면 되돌릴 수 있습니다. 그런 다음 두 출력을 사용하여 XOR 게이트를 “역계산”하고 입력과 계산에 사용된 에너지를 복구할 수 있습니다.
이 아이디어는 계속해서 학문적 관심을 끌었고, 1990년대에는 MIT에서 일하는 몇몇 학생들이 토마스 나이트 에 착수했다 시리즈 ~의 원리 증명 가역 컴퓨팅 칩 시연. 이 학생 중 한 명은 Frank였습니다. 이러한 시연을 통해 가역적 계산이 가능하다는 것이 입증되었지만 벽면 플러그 전력 사용량이 반드시 줄어들지는 않았습니다. 전력은 회로 자체 내에서 복구되었지만 이후 외부 전원 공급 장치 내에서 손실되었습니다. 이것이 바로 Vaire가 해결하려고 시작한 문제입니다.
CMOS에서 가역적으로 계산하기
Landauer의 한계는 에너지 정보 삭제 비용에 대한 이론적 최소값을 제공하지만 최대값은 없습니다. 오늘날의 CMOS 구현에서는 비트를 삭제하는 데 이론적으로 가능한 것보다 1000배 이상 많은 에너지를 사용합니다. 그 이유는 트랜지스터가 신뢰성을 위해 높은 신호 에너지를 유지해야 하고 정상적인 작동 시 모든 것이 열로 소산되기 때문입니다.
이 문제를 피하기 위해 다음을 포함하여 가역 회로의 많은 대안적인 물리적 구현이 고려되었습니다. 초전도 컴퓨터, 분자 기계그리고 심지어 살아있는 세포. 그러나 가역 컴퓨팅을 실용화하기 위해 Vaire 팀은 기존 CMOS 기술을 고수하고 있습니다. Vaire의 최고 기술 책임자이자 공동 창업자인 “가역 컴퓨팅은 그 자체로 충분히 파괴적입니다.”라고 말합니다. 한나 얼리. “우리는 동시에 다른 모든 것을 방해하고 싶지 않습니다.”
CMOS가 가역성과 함께 잘 작동하도록 하기 위해 연구자들은 이 신호 에너지를 복구하고 재활용하는 영리한 방법을 고안해야 했습니다. Earley는 “CMOS를 어떻게 가역적으로 작동하게 만드는지는 즉시 명확하지 않습니다.”라고 말했습니다.
트랜지스터 사용 시 불필요한 열 발생을 줄이는 주요 방법(단열적으로 작동)은 제어 전압을 갑자기 높이거나 낮추는 대신 천천히 높이는 것입니다. Earley는 추가 계산 시간을 추가하지 않고도 이 작업을 수행할 수 있다고 주장합니다. 왜냐하면 현재 트랜지스터 스위칭 시간은 너무 많은 열 발생을 피하기 위해 비교적 느리게 유지되기 때문입니다. 따라서 스위칭 시간을 동일하게 유지하고 스위칭을 수행하는 파형만 변경하면 에너지를 절약할 수 있습니다. 그러나 단열 스위칭에는 더 복잡한 램핑 파형을 생성하기 위한 무언가가 필요합니다.
비트를 0에서 1로 전환하여 트랜지스터의 게이트 전압을 낮은 상태에서 높은 상태로 변경하는 데는 여전히 에너지가 필요합니다. 비결은 에너지를 열로 변환하지 않고 대부분을 트랜지스터 자체에 저장하는 한 더 이상 필요하지 않은 계산이 취소되는 역계산 단계에서 해당 에너지의 대부분을 복구할 수 있다는 것입니다. 이러한 에너지를 복구하는 방법은 전체 회로를 공진기에 내장하는 것이라고 Earley는 설명합니다.
공진기는 흔들리는 진자와 비슷합니다. 진자의 경첩이나 주변 공기로부터 마찰이 없다면 진자는 영원히 흔들리며, 흔들릴 때마다 같은 높이까지 올라갑니다. 여기서 진자의 스윙은 회로에 전원을 공급하는 전압의 상승 및 하강입니다. 각 상승세마다 하나의 계산 단계가 수행됩니다. 다운스윙할 때마다 역계산이 수행되어 에너지를 회복합니다.
모든 실제 구현에서는 흔들릴 때마다 일정량의 에너지가 여전히 손실되므로 진자가 계속 작동하려면 약간의 힘이 필요합니다. 그러나 Vaire의 접근 방식은 이러한 마찰을 최소화하는 길을 열어줍니다. 공진기에 회로를 내장하면 단열 트랜지스터 스위칭에 필요한 더 복잡한 파형이 생성되고 절약된 에너지를 회수하기 위한 메커니즘이 제공됩니다.
상업적 생존을 향한 긴 여정
공진기 내부에 가역적 논리를 내장하는 아이디어는 이전에 개발되었지만 아직 공진기를 칩에 컴퓨팅 코어와 통합하는 아이디어를 구축한 사람은 없습니다. Vaire 팀은 이 칩의 첫 번째 버전을 개발하기 위해 열심히 노력하고 있습니다. 구현하기 가장 간단한 공진기이자 팀이 먼저 다루고 있는 공진기는 LC(유도 용량성) 공진기입니다. 여기서 커패시터의 역할은 전체 회로에서 수행되고 온칩 인덕터는 전압 진동을 유지하는 역할을 합니다.
Vaire가 2025년 초 제조를 위해 보낼 계획인 칩은 LC 공진기에 내장된 가역 덧셈기가 될 것입니다. 또한 팀은 대부분의 기계 학습 애플리케이션의 기본 계산인 곱셈 누적 작업을 수행하는 칩을 개발하고 있습니다. 향후 몇 년 동안 Vaire는 AI 추론에 특화된 최초의 가역 칩을 설계할 계획입니다.
Frank는 “초기 테스트 칩 중 일부는 저사양 시스템, 특히 전력이 제한된 환경일 수 있지만 얼마 지나지 않아 고급 시장도 다루고 있습니다.”라고 말합니다.
LC 공진기는 CMOS에서 구현하는 가장 간단한 방법이지만 품질 요소가 비교적 낮습니다. 즉, 전압 진자가 약간의 마찰을 겪게 됩니다. Vaire 팀은 또한 미세 전자기계 시스템 (MEMS) 공진기 버전은 칩에 통합하기가 훨씬 어렵지만 훨씬 더 높은 품질 요소(마찰 감소)를 약속합니다. Earley는 MEMS 기반 공진기가 결국 99.97% 무마찰 작동을 제공할 것으로 기대합니다.
그 과정에서 팀은 새로운 가역 논리 게이트 아키텍처와 가역 계산을 위한 전자 설계 자동화 도구를 설계하고 있습니다. Frank는 “내 생각에 우리의 과제 중 대부분은 효율적인 공진기 회로와 로직을 하나의 통합 제품에 결합하기 위한 맞춤형 제조 및 헤테로 통합에 있을 것입니다.”라고 말합니다.
Earley는 이것이 회사가 극복할 과제가 되기를 바랍니다. “원칙적으로 이것은 허용됩니다. [us]향후 10~15년 동안 성능이 4,000배 향상될 것입니다.”라고 그녀는 말합니다. “실제로 얼마나 좋은 공명기를 얻을 수 있느냐에 따라 결정될 것입니다.”
