이 글은 협찬을 받아 가져온 글입니다 지멘스.
전자 분야에서 집적 회로(IC) 칩은 발전을 뒷받침하는 보이지 않는 원동력입니다. 스마트폰, 성능이 뛰어난 자동차, 의료 및 과학 분야의 혁신 등 모든 도약은 그 어느 때보다 더 복잡하고 빠르며 더 많은 기능을 갖춘 칩에 의존합니다. 그러나 이러한 칩을 만드는 것은 단순히 엔지니어링 재능이나 야망만의 문제가 아닙니다. 설계 프로세스 자체가 엄청나게 복잡해졌으며, 이로 인해 생산성과 품질을 계속 유지해야 하는 과제도 생겼습니다.
물리학의 경계에 도전하면서 칩 제조업체는 기술적인 장애물 이상의 문제에 직면하게 됩니다. 인력 문제, 빡빡한 일정, 안정적인 칩 구축을 위한 요구 사항이 그 어느 때보다 엄격해졌습니다. 칩 레이아웃이 트랜지스터 및 와이어의 최소 형상 크기 유지, 금속, 폴리실리콘 및 활성 영역과 같은 다양한 레이어 사이의 적절한 간격 유지, 견고한 전기 연결을 생성하기 위해 비아가 올바르게 겹쳐지는지 확인하는 등 세부적인 제약 조건을 따르도록 하기 위해 엄청난 노력이 필요합니다. 이러한 설계 규칙은 새로운 기술 세대가 나올 때마다 증가합니다. 모든 혁신에는 더 적은 비용으로 더 많은 것을 제공해야 한다는 압박감이 있습니다. 따라서 질문은 다음과 같습니다. 디자이너가 이러한 요구 사항을 충족하도록 어떻게 도울 수 있으며, 기술이 품질 저하 없이 복잡성을 처리하는 데 어떻게 도움이 될 수 있습니까?
패러다임 전환: 전자 설계 자동화 분야의 AI 등장
칩 제조업체가 오늘날 칩 내부의 복잡한 집적 회로를 설계, 분석 및 검증하는 데 사용하는 전문 소프트웨어 및 도구 영역인 전자 설계 자동화(EDA) 전체 분야에 큰 변화의 물결이 일어나고 있습니다. 인공 지능은 배치 및 라우팅, 수율 결과 예측, 아날로그 회로 튜닝, 시뮬레이션 자동화, 초기 아키텍처 계획 안내 등 칩 설계 흐름의 여러 부분에 이미 영향을 미치고 있습니다. AI는 단순히 기존 단계의 속도를 높이는 것이 아니라 새로운 사고 방식과 작업 방식의 문을 열어줍니다.
기계 학습 모델은 제조할 칩을 보내기 훨씬 전에 결함 핫스팟을 예측하거나 위험한 영역의 우선 순위를 지정하는 데 도움이 될 수 있습니다.
무차별 계산이나 셀 수 없이 많은 사용자 정의 코드 대신 AI는 고급 알고리즘을 사용하여 패턴을 찾아내고, 대규모 데이터 세트를 구성하며, 수동 작업을 통해 발견하는 데 몇 주가 걸릴 수 있는 문제를 강조합니다. 예를 들어, 생성적 AI는 디자이너가 자연어로 질문하고 답변을 얻도록 도와 일상적인 작업을 간소화할 수 있습니다. 기계 학습 모델은 제조할 칩을 보내기 훨씬 전에 결함 핫스팟을 예측하거나 위험한 영역의 우선 순위를 지정하는 데 도움이 될 수 있습니다.
인간의 전문 지식과 기계 지능 사이의 이러한 파트너십 증가는 “시프트 레프트(shift left)” 또는 동시 빌드 혁명이라고 부르는 것, 즉 비용이 많이 드는 차질로 발전하기 전에 설계 프로세스 초기에 문제를 찾아 해결하는 길을 열어주고 있습니다. 칩 제조업체에게 이는 더 높은 품질과 더 빠른 출시 기간을 의미합니다. 디자이너에게는 버그를 쫓기보다는 혁신에 집중할 수 있는 기회를 의미합니다.
그림 1. IC 칩의 Shift-left 및 동시 빌드는 순차적으로 수행되던 여러 작업을 동시에 수행합니다.지멘스
물리적 검증 병목 현상: 설계 규칙 확인이 그 어느 때보다 어려운 이유
칩이 더욱 복잡해짐에 따라 물리적 검증이라는 설계 부분이 심각한 병목 현상이 됩니다. 물리적 검증은 칩 레이아웃이 제조업체의 엄격한 규칙을 충족하고 원래 기능 회로도와 충실하게 일치하는지 확인합니다. 주요 목표는 나중에 오류를 일으킬 수 있는 물리적 결함 없이 설계를 작동하는 칩으로 안정적으로 제조할 수 있도록 하는 것입니다.
DRC(설계 규칙 검사)는 물리적 검증의 중추입니다. DRC 소프트웨어는 결함을 유발하거나, 수율을 줄이거나, 단순히 설계를 제조 불가능하게 만들 수 있는 기능인 위반 사항을 찾기 위해 칩 레이아웃의 모든 구석구석을 검사합니다. 그러나 오늘날의 칩은 단순히 크기만 큰 것이 아닙니다. 그것들은 논리, 메모리, 아날로그 구성요소의 여러 층으로 짜여져 있고 때로는 3차원으로 쌓여 있어 더 복잡합니다. 규칙도 간단하지 않습니다. 기하학적 구조, 상황, 제조 공정, 멀리 떨어져 있는 레이아웃 기능 간의 상호 작용에 따라 달라질 수 있습니다.
Priyank Jain은 Siemens EDA에서 Calibre Interfaces의 제품 관리를 이끌고 있습니다.지멘스
전통적으로 DRC는 모든 구성 요소가 최종 칩 레이아웃에 조립되는 흐름 후반에 수행됩니다. 이 단계에서는 수백만 건의 위반 사항을 발견하는 것이 일반적이며, 이러한 최종 단계 문제를 해결하려면 광범위한 노력이 필요하므로 비용이 많이 드는 지연이 발생합니다.
이러한 부담을 최소화하기 위해 흐름 초기에 DRC를 이동하는 데 점점 더 중점을 두고 있습니다. 이 전략을 ‘왼쪽 이동’이라고 합니다. 엔지니어는 전체 설계가 완료될 때까지 기다리는 대신 블록 및 셀 수준에서 DRC 오류를 훨씬 더 빨리 식별하고 해결하려고 노력합니다. 이러한 동시 설계 및 검증 접근 방식을 사용하면 수정이 더 빠르고 방해가 덜할 때 대량의 오류를 포착할 수 있습니다.
그러나 블록이 DRC 클린이 아닐 때 전체 칩에서 흐름 초기에 DRC를 실행하면 숨막히는 규모의 결과 데이터 세트가 생성됩니다. 전체 설계 프로세스를 거친 칩에 비해 미완성 칩 설계가 “더러워” 있기 때문에 종종 수천만에서 수십억 개의 “오류”, 경고 또는 플래그가 표시됩니다. 이러한 “더러운” 결과를 탐색하는 것은 그 자체로 어려운 일입니다. 디자이너는 해결해야 할 문제의 우선순위를 정하고, 체계적인 문제를 가리키는 패턴을 식별하고, 실제로 중요한 것이 무엇인지 결정해야 합니다. 대부분의 경우 이 작업은 데이터를 정렬하고, 중요한 항목을 필터링하고, 팀 간에 결과를 공유하는 엔지니어의 능력에 따라 느리고 “수동”으로 수행됩니다.
이에 대처하기 위해 디자인 팀은 정보의 홍수를 제한하는 방법을 고안했습니다. 규칙당 오류 수를 제한하거나 데이터베이스나 스크린샷을 이메일로 팀 구성원에게 전달하고, 채팅 메시지에서 필터를 공유하고, 어디를 봐야 할지 전문가에게 의존하는 등 비공식적인 지름길을 사용할 수 있습니다. 그러나 이러한 접근 방식은 지속 가능하지 않습니다. 최종 제품을 통해 연쇄적으로 발생할 수 있는 칩 전체의 주요 문제를 놓칠 위험이 있습니다. 이는 응답 속도를 늦추고 협업을 노동 집약적으로 만듭니다.
지속적인 인력 문제와 최신 칩의 복잡성이 급증함에 따라 더욱 스마트하고 자동화된 DRC 분석의 필요성이 시급해졌습니다. 그렇다면 더 나은 솔루션은 어떤 모습일까요? AI가 어떻게 격차를 해소하는 데 도움이 될 수 있을까요?
AI 기반 DRC 분석의 등장
최근 AI의 획기적인 발전으로 인해 몇 년 전만 해도 상상할 수 없었던 방식으로 DRC 분석의 판도가 바뀌었습니다. AI 기반 시스템은 한 줄씩 스캔하거나 하나씩 확인하는 대신 수십억 개의 오류를 처리하고 이를 의미 있는 그룹으로 클러스터링하여 설계자가 근본 원인을 훨씬 빠르게 찾을 수 있도록 도와줍니다. 이러한 도구는 컴퓨터 비전, 고급 기계 학습, 빅 데이터 분석의 기술을 사용하여 한때 불가능해 보였던 정보 더미를 실행을 위한 로드맵으로 전환합니다.
여러 규칙이나 영역에 숨겨진 체계적인 문제를 찾아 혼란스러운 데이터 세트를 구성하는 AI의 능력은 기본 필터링이 놓칠 수 있는 위험을 포착하는 데 도움이 됩니다. 관련 오류를 그룹화하고 핫스팟을 강조 표시함으로써 디자이너는 큰 그림을 보고 중요한 곳에 시간을 집중할 수 있습니다. AI 기반 클러스터링 알고리즘은 몇 주간의 수동 조사를 몇 분의 안내 분석으로 안정적으로 전환합니다.
AI 기반 시스템은 수십억 개의 오류를 처리하고 이를 의미 있는 그룹으로 클러스터링하며 설계자가 근본 원인을 훨씬 더 빠르게 찾을 수 있도록 도와줍니다.
또 다른 이점은 협업입니다. 결과를 정적 테이블이 아닌 공유된 살아있는 데이터세트로 처리함으로써 팀은 소유자를 지정하고 결과에 주석을 달며 조직 경계를 넘어 블록 엔지니어와 파티션 엔지니어 간에 정확한 분석 보기를 전달할 수 있습니다. 동적 북마크와 공유 UI 상태는 혼란과 재작업을 줄여줍니다. “뒤돌아”가는 대신 팀은 함께 전진합니다.
이러한 혁신 중 상당수는 AI가 검증 흐름의 핵심에 내장될 때 무엇이 가능한지 보여줍니다. 이는 설계자가 결과를 분석하는 데 도움이 될 뿐만 아니라; 이는 모든 사람이 데이터에 대해 추론하고, 결과를 요약하고, 테이프 아웃을 통해 더 나은 설계 결정을 내리는 데 도움이 됩니다.
DRC 분석 및 협업의 실질적인 혁신: Siemens의 Calibre Vision AI
AI 기반 DRC 분석의 가장 놀라운 사례 중 하나는 다음과 같습니다. 지멘스누구의 Calibre Vision AI 플랫폼 는 전체 칩 검증이 이루어지는 방식에 대한 새로운 표준을 설정하고 있습니다. 수년간의 물리적 검증 경험을 바탕으로 Siemens는 병목 현상을 해결하려면 더 스마트한 알고리즘뿐만 아니라 팀이 협력하는 방식과 흐름에서 데이터가 이동하는 방식을 다시 생각해야 한다는 것을 깨달았습니다.
Vision AI는 속도와 확장성을 고려하여 설계되었습니다. 컴팩트한 오류 데이터베이스와 멀티스레드 엔진을 사용하여 수백만, 심지어 수십억 개의 오류를 몇 분 안에 로드하고 이를 시각화하므로 엔지니어는 전체 다이에서 클러스터와 핫스팟을 볼 수 있습니다. 오류 코드나 격리된 규칙 위반 대신 이 도구는 레이아웃의 히트맵을 제공하여 문제가 가장 많이 집중된 영역을 강조 표시합니다. 레이어(레이아웃, 마커, 히트 맵)를 활성화 또는 비활성화하고 레이어 불투명도를 조정함으로써 사용자는 현재 진행 중인 상황과 다음에 살펴볼 위치에 대한 명확하고 사용자 정의 가능한 보기를 얻을 수 있습니다.
Vision AI는 고급 기계 학습 알고리즘을 사용하여 모든 오류를 분석하여 일반적인 실패 원인이 있는 그룹을 찾습니다.
하지만 진짜 마법은 AI 기반 클러스터링에 있습니다. Vision AI는 고급 기계 학습 알고리즘을 사용하여 모든 오류를 분석하여 일반적인 실패 원인이 있는 그룹을 찾습니다. 이는 디자이너가 문제를 하나씩 지루하게 해결하는 대신 한 번에 수백 개의 검사를 통해 문제를 해결함으로써 근본 원인을 한 번에 해결할 수 있음을 의미합니다. 예를 들어 레거시 도구로 인해 팀이 6억 개의 오류와 3,400개의 검사를 완료해야 하는 경우 Vision AI의 클러스터링은 단 381개의 그룹만 조사하는 노력을 줄여 산을 두더지 덩어리로 만들고 디버그 시간을 최소 2배 단축할 수 있습니다.
그림 2. Calibre Vision AI 소프트웨어는 칩 수준 DRC 검증 프로세스를 자동화하고 단순화합니다.지멘스
Vision AI는 또한 고도로 협력적입니다. 동적 북마크는 주석 및 소유자 할당과 함께 레이어 필터부터 확대된 레이아웃 영역까지 정확한 분석 상태를 캡처합니다. 북마크를 공유하면 정적 스냅샷뿐만 아니라 실시간 분석이 동료에게 전송되므로 모든 사람이 동일한 보기에서 작업할 수 있습니다. 팀은 결과 데이터베이스를 내보내고, 실행 가능한 그룹을 블록 소유자에게 배포하고, 추가 디버그를 위해 결과를 다른 Siemens EDA 도구로 원활하게 가져올 수 있습니다.
모든 설계자 역량 강화: 전문 지식 격차 감소
칩 검증에서 자주 발생하는 문제점은 어떤 오류가 문제인지, 어떤 패턴이 문제를 의미하는지, 복잡한 결과를 해석하는 방법을 아는 깊은 전문 지식이 필요하다는 것입니다. Calibre Vision AI는 경쟁의 장을 평준화하는 데 도움이 됩니다. AI 기반 알고리즘은 수석 전문가가 식별하는 것과 동일한 클러스터 및 디버그 경로를 일관되게 생성하지만 몇 분 안에 완료됩니다. 신규 사용자는 체계적인 문제를 빠르게 찾아내고 노련한 엔지니어처럼 업무를 수행할 수 있어 칩 회사가 인력 부족과 직원 이직 문제를 해결하는 데 도움이 됩니다.
클러스터와 북마크 외에도 Vision AI를 사용하면 디자이너는 자신의 데이터를 활용하여 맞춤형 신호를 구축할 수 있습니다. 이 플랫폼은 고객 모델과 데이터를 독점적으로 보호하여 민감한 정보가 회사 내에 유지되도록 합니다. 그리고 지멘스의 EDA AI 생태계와 통합하여, 칼리버 비전 AI 생성 AI 챗봇과 추론 보조자를 지원합니다. 디자이너는 구문, 신호, 흐름에 대해 직접적인 질문을 하고 신속하고 정확한 답변을 얻어 교육 및 채택을 간소화할 수 있습니다.
실제 결과: 분석 속도 향상 및 통찰력 공유
주요 IC 회사의 고객 피드백은 전체 칩 DRC 분석 및 디버그를 위한 AI의 실제 가치를 보여줍니다. 한 회사는 Vision AI가 디버그 노력을 절반 이상 줄였다고 보고했습니다. 이는 테이프아웃과 지연의 차이를 만드는 이점입니다. 또 다른 사람은 플랫폼의 신호 알고리즘이 자동으로 동일한 검사 gr을 생성한다고 언급했습니다. 숙련된 사용자가 수동으로 식별하는 작업을 수행하여 시간뿐만 아니라 에너지도 절약합니다.
양적 이익은 극적입니다. 예를 들어 Calibre Vision AI는 기존 디버그 흐름보다 훨씬 빠르게 오류 파일을 로드하고 시각화할 수 있습니다. 그림 3은 네 가지 테스트 사례의 차이점을 보여줍니다. 결과 파일은 기존 흐름에서 350분이 걸렸지만 Calibre Vision AI는 단 31분만 걸렸습니다. 또 다른 테스트 사례(표시되지 않음)에서는 380개 이상의 규칙 검사에서 발생한 32억 개의 오류를 분석하고 17개의 의미 있는 그룹으로 클러스터링하는 데 단 5분밖에 걸리지 않았습니다. 이제 설계자는 기가바이트의 오류 데이터로 인해 길을 잃는 대신 실제 문제를 해결하는 데 시간을 보냅니다.
그림 3. 기존 DRC 디버그 흐름과 Calibre Vision AI 흐름 간의 결과 로드 시간을 차트로 표시합니다.지멘스
전망: 칩 설계에 있어서 AI의 미래
오늘날의 칩은 EDA 소프트웨어의 점진적인 개선 이상의 것을 요구합니다. 속도, 품질 및 협업에 대한 요구가 계속 증가함에 따라 물리적 검증의 이야기는 더욱 스마트하고 적응력이 뛰어난 기술을 통해 형성될 것입니다. AI 기반 DRC 분석을 통해 우리는 체계적인 문제를 찾는 더 빠르고 생산적인 방법, 지능형 디버그, 강력한 협업 및 모든 디자이너가 전문적인 영향을 미칠 수 있는 기회라는 명확한 경로를 확인합니다.
엔지니어의 창의성과 AI의 속도 및 통찰력을 결합하여 다음과 같은 플랫폼은 칼리버 비전 AI 전체 칩 분석에서 새로운 생산성 곡선을 주도하고 있습니다. 이러한 도구를 사용하면 팀은 복잡성을 따라잡을 뿐만 아니라 이를 경쟁 우위로 전환할 수 있습니다.
Siemens에서는 칩 검증의 미래가 이미 구체화되고 있습니다. 지능이 직관과 함께 작동하고 새로운 아이디어가 그 어느 때보다 빠르게 실리콘에 도달하는 방식입니다. 업계가 지속적으로 한계를 뛰어넘고 차세대 장치의 잠금을 해제함에 따라 AI는 칩 설계가 새로운 차원에 도달하는 데 도움이 될 것입니다.
Calibre Vision AI와 Siemens가 칩 설계의 미래를 어떻게 형성하고 있는지에 대한 자세한 내용을 보려면 다음 사이트를 방문하세요. eda.sw.siemens.com Calibre Vision AI를 검색하세요.