가장 성공적인 반도체 회사는 IC (Integrated Circuit) 설계의 복잡성이 증가하는 것이 전통적인 설계 규칙 검사 (DRC) 방법을 긴장하고 있음을 알고 있습니다. 더 간단한 사용자 정의 레이아웃에 잘 작동하는 반복적 인 “교정에 의한 구성”접근 방식은 이제 실질적인 런타임 및 리소스 병목 현상을 생성하여 디자인 팀의 고급 디자인을 효율적으로 검증하고 공격적인 시장 대상 대상을 충족시키는 능력을 방해하고 있습니다. 이 설계 복잡성을 능가하기 위해 주요 반도체 회사는 생태계 파트너의 효과적인 도구를 지속적으로 찾습니다. Siemens ed주요 전자 장치 설계 자동화 (EDA) 회사는 새롭고 강력한 시프트 왼쪽 검증 전략을 제공하여이를 평가하고 초기 설계 단계의 게임 체인저로 선언했습니다.
왼쪽이 현대 IC 디자인의 과제를 해결하는 방법
전자 산업은 지속적으로 움직이고 있으며, 통합 회로의 기본 측면을 혁신하고 변화시킵니다. 전체 생태계는 반응하고 개선을 주도하여 더 빠르고 작고 강력한 IC로 이어집니다. 제조 전 레이아웃의 물리적 설계 및 검증을 위해, 우리는 한 번 수동 사용자 정의 프로세스에 의존 할 수 있습니다. 이것은 고도로 자동화 된 워크 플로 및 다층 디자인 계층에 대한 방법을 제공했습니다. 다양한 설계 구성 요소가 다른 타임 라인에서 이종 디자인 팀에 의해 개발되기 때문에 포괄적 인 검증을 위해 완전히 조립 된 설계 레이아웃을 갖는 것이 매우 어려워졌습니다. 또한, 오늘날의 고급 프로세스 설계 규칙의 엄청난 양과 복잡성은 제조 전에 필요한 중요한 설계 규칙 검사 (DRC)의 런타임 및 계산 요구 사항을 악화 시켰습니다.
이 솔루션은 설계 프로세스의 초기에 검증 단계를 이동시키는 데 있습니다. 검증을 디자인 변경 소스에 더 가깝게 이동시킴으로써 Shift-Left 접근 방식은 디버그 시간을 크게 줄이고 불완전한 데이터를 관리하며 테이프 아웃 경로를 신속하게 할 수 있습니다. 기존 DRC 실행과 시프트 왼쪽 DRC 실행 사이의 런타임과 메모리 차이는 그림 1과 같이 중요합니다.
그림 1. 구경 NMDRC Recon (오렌지 막대)의 런타임 및 메모리 개선 (파란색 막대).Siemens ed
주요 반도체 회사는 Caliber DRC Recon이라는 Siemens EDA의 Shift-Left DRC 도구로 성공을 거두고 있습니다. 이 도구의 효과의 핵심은 전체 디자인에서 포괄적 인 DRC 점검을 실행하는 대신 범위가 지역의 규칙 만 식별하고 실행하는 능력에 있습니다. 이 “로컬 점검”접근 방식은 기존 DRC 방법에 비해 런타임 및 하드웨어 요구 사항을 크게 줄입니다.
로컬 점검 접근 방식을 보완하는 디자이너는 자동-웨이버 기능을 사용하여 불완전한 것으로 알려진 디자인의 영역을 식별하고 배제하여 확인하지 않도록 제거하여 허위 위반으로 인해 검증 프로세스가 느려지지 않습니다. 이것은도 2에 도시 된 바와 같이 자동-웨이버로 달성 된 회색 박스 기술이다.
고객의 교대 왼쪽 DRC 성공 사례
주요 기술 회사는 Caliber DRC Recon을 사용하여 시프트 왼쪽 검증 전략을 채택하는 이점을 직접 보았습니다. 디자인 팀은 전반적인 생산성을 향상시키면서 런타임 및 하드웨어 요구 사항을 크게 줄일 수있었습니다. 디자이너들은 플로어 플랜 단계에서 Caliber NMDRC Recon 반복을 사용한 다음 물리적 구현 단계에서 사용하기 시작했습니다. 그 시점까지, 대부분의 디자인은 전력과 그라운드 네트에 반바지가 깨끗했습니다. 그들은 자신의 레이아웃 환경에서 직접 해결하기가 쉽지 만 일찍 문제를 일찍 잡을 수있었습니다. 이러한 수정 사항은 사인 오프 정확한 구경 규칙을 사용하여 이루어 졌기 때문에 팀은 결과가 신뢰할 수 있고 매우 정확하다는 것을 알았습니다. 그림 3은 다양한 DRC 방법의 런타임 개선을 보여줍니다.
그림 3. 시프트 왼쪽 DRC를 사용할 때 실행 시간이 크게 줄어 듭니다.Siemens ed
디자이너의 경험은 행동 중 왼쪽 검증의 힘을 보여줍니다. 로컬 체크 접근 방식 및 자동 전용 및 스플릿 데크 런과 같은 보완 기능을 활용하여 팀은 디자인 반복을 가속화하고 시장 투 마켓을 줄일 수있었습니다.
Shift-Left DRC 도구는 기존 DRC 방법에 비해 최대 15 배 빠른 성능을 제공하면서 런타임 개선이 상당했습니다. 또한 메모리 사용량은 최대 18 배까지 줄어들어 설계 팀이 컴퓨팅 리소스의 활용을 극대화 할 수있었습니다.
더 빠른 IC 디자인을 위해 Shift-Left 사고 방식을 수용합니다
IC 설계의 복잡성이 계속 확대됨에 따라 설계 팀은 더 이상 전통적인 DRC 방법에 의존하여 속도를 유지할 수 없습니다. Shift-Left Verification 전략은 현대 디자인 조직이 직면 한 주요 과제를 해결하는 매력적인 솔루션을 제공합니다.
Shift-Left DRC는 로컬 점검에 중점을두고 자동 웨이버를 활용하고 병렬 실행을 최적화함으로써 설계 및 검증 프로세스를 가속화하고 디버깅을 단순화하며 궁극적으로 혁신적인 제품을 시장에 더 빠르게 제공합니다. 이 사례 연구는이 접근법의 변형 영향에 대한 강력한 증거로 작용하여 설계 팀이 달성 할 수있는 중요한 생산성 이득과 효율성 향상을 강조합니다.
물리적 검증을위한 시프트 왼쪽 사고 방식을 수용하는 것은 곡선보다 앞서 나가고 자하는 디자인 팀에게는 중요합니다. Siemens EDA의 고급 DRC 도구는 입증 된 경로를 제공하며, 디자이너는 현대 IC 디자인의 복잡성을 탐색하고 전례없는 속도와 효율성으로 최첨단 제품을 시장에 제공하는 데 필요한 기능을 갖추고 있습니다.
