지난 주 IEEE International Solid State Circuits Conference에서, 고급 칩 메이킹에서 가장 큰 경쟁자 중 2 개, 인텔 그리고 TSMC주요 메모리 회로의 기능을 자세히 설명하고 SRAM최신 기술을 사용하여 구축했습니다. 인텔 18A 그리고 TSMC N2. Chipmakers의 스케일링 다운 회로를 유지하는 능력은 수년에 걸쳐 둔화되었지만 많은 메모리 셀과지지 회로로 구성된 SRAM을 축소하기가 특히 어려웠습니다.
두 회사의 가장 밀도가 높은 SRAM 블록은 제곱 밀리미터 당 38.1 메가 비트를 제공합니다.0.021 제곱 마이크로 미터 인 메모리 셀을 사용합니다. 이 밀도는 인텔의 23 % 증가, TSMC의 12 % 개선에 달합니다. 놀랍게도 같은 아침 시놉시스 이전 세대의 트랜지스터를 사용하여 동일한 밀도를 달성 한 SRAM 디자인을 공개했지만 속도의 절반 미만으로 작동했습니다.
인텔과 TSMC 기술은 두 회사가 새로운 트랜지스터 아키텍처를 처음 사용하는 것입니다. 나노 시트. (삼성 이전 세대에서는 전류가 트랜지스터를 통한 전류가 핀 모양의 채널 영역. 설계는 전류 A 트랜지스터를 증가시킬 수 있음을 의미합니다. 따라서 회로가 더 빠르게 작동하거나 더 긴 상호 연결이 포함될 수 있으며 장치에 더 많은 핀을 추가 할 수 있습니다. 나노 시트 장치는 핀을 사용하여 실리콘 리본 스택으로 교환합니다. 중요하게도,이 나노 시트의 너비는 장치에서 장치마다 조절 될 수 있으므로보다 유연한 방식으로 전류를 증가시킬 수 있습니다.
“나노 시트는 SRAM이 다른 세대보다 더 잘 확장 될 수있게하는 것 같습니다.”라고 말합니다. Jim Handy최고 분석가 메모리 컨설팅 회사 목표 분석가.
유연한 트랜지스터는 더 작고 더 나은 SRAM을 만듭니다
SRAM 셀은 6 번의 트랜지스터 회로에 약간 저장됩니다. 그러나 트랜지스터는 다른 요구가 있기 때문에 동일하지 않습니다. 핀 피트 기반 셀에서, 이는 각각 2 개의 핀이있는 2 쌍의 장치와 나머지 2 개의 트랜지스터를 각각 1 개의 핀으로 구축한다는 것을 의미 할 수 있습니다.
Nanosheet 장치는 “SRAM 셀의 크기에 대한 유연성을 더 많이 제공합니다”라고 말합니다. Tsung-yung Jonathan ChangTSMC의 선임 이사 및 IEEE 동료. 트랜지스터들 사이에는 의도하지 않은 변화가 적습니다 그는 나노 시트를 사용하면 SRAM의 저전압 성능을 향상시키는 품질이라고 그는 말했다.
두 회사의 엔지니어는 나노 시트 트랜지스터의 유연성을 활용했습니다. The Pull Down 및 Pass Gate Transistors라고 불리는 이전에 트윈 신료형 장치의 경우 NanoSheet 장치는 교체 한 두 개의 별도의 핀보다 물리적으로 좁을 수 있습니다. 그러나 NanoSheets의 스택은 총체적으로 더 많은 실리콘 영역을 가지고 있기 때문에 더 많은 전류를 구동 할 수 있습니다. 인텔의 경우 최대 23 %의 세포 면적 감소를 의미했습니다.
“일반적으로 비트 라인은 잠시 동안 256 비트로 붙어 있습니다. N2의 경우… 우리는 512로 확장 할 수 있습니다. 밀도를 10 % 가까이 향상시킵니다.” —Sung-Yung Jonathan Chang, TSMC
인텔은 두 가지 버전의 메모리 회로, 고밀도 및 고전류 버전을 자세히 설명했으며 후자는 NanoSheet 유연성을 더욱 유리하게 활용했습니다. Finfet Designs에서는 Pass Gate 및 Pull Down Transistors의 핀 수가 동일하지만 NanoSheets는 인텔을 사용하면 풀다운 트랜지스터를 패스 게이트 장치보다 넓게 만들어 최소 작동 전압을 낮출 수 있습니다.
나노 시트 트랜지스터 외에도 인텔 18A는 뒷면 전력 전달 네트워크를 포함하는 최초의 기술입니다. 18A까지, 전력 전달 상호 연결은 일반적으로 두껍고 신호 전달 상호 연결이 더 미세한 실리콘 위에 구축되었습니다. 뒷면 전력은 실리콘 아래에서 전력을 상호 연결하여 실리콘을 통해 나오는 수직 연결을 통해 더 크고 저항력이 떨어질 수있는 실리콘 아래에서 상호 연결됩니다. 이 체계는 또한 신호 상호 연결을위한 공간을 차지합니다.
Finfet 장치를 사용하면 SRAM의 Pass Gate (PG) 및 당기기 (PD) 트랜지스터는 다른 트랜지스터보다 더 많은 전류를 구동해야하므로 두 개의 핀으로 만들어집니다. 나노 시트 트랜지스터를 사용하면 SRAM은보다 유연한 디자인을 가질 수 있습니다. 인텔의 고전류 설계에서 PG 장치는 다른 것보다 넓지 만 PD 트랜지스터는 더 많은 전류를 구동하는 것보다 훨씬 넓습니다. 인텔
그러나 백 사이드 파워는 SRAM 비트 셀 자체를 축소시키는 데 도움이되지 않습니다. Xiaofei Wang인텔의 기술 책임자 및 관리자는 ISSCC의 엔지니어들에게 말했다. 실제로, 셀 내에서 뒷면 전력을 사용하면 해당 지역이 10 % 확장 될 것이라고 그는 말했다. 대신 인텔 팀은 주변 회로와 비트 셀 어레이의 둘레로 제한했습니다. 전자에서는 엔지니어가 SRAM 셀 아래에 주요 커패시터를 구축 할 수 있었기 때문에 회로 수축에 도움이되었습니다.
TSMC는 아직 뒷면 전력으로 이동하지 않습니다. 그러나 나노 시트 트랜지스터만으로 유용한 회로 수준 개선을 추출 할 수있었습니다. 트랜지스터 유연성으로 인해 TSMC 엔지니어는 비트 라인의 길이를 연장 할 수 있었으며, 셀은 셀이 쓰여지고 읽는 연결을 연장 할 수있었습니다. 비트 라인이 길어지면 더 많은 SRAM 셀이 연결되며 메모리에 주변 회로가 적어 전체 영역이 줄어 듭니다.
Chang은“일반적으로 비트 라인은 한동안 256 비트로 고정되었습니다. “N2의 경우… 우리는 512로 확장 할 수 있습니다. 밀도를 10 % 가까이 향상시킵니다.”
Synopsys는 SRAM 회로를 압박합니다
엔지니어가 시스템에 구매하고 통합하는 전자 디자인 자동화 도구 및 회로 설계를 판매하는 Synopsys는 TSMC 및 Intel과 거의 동일한 밀도에 도달했지만 오늘날 가장 고급 핀 피트 기술인 3 나노 미터를 사용했습니다. 이 회사의 밀도 이득은 주로 SRAM 어레이 자체를 제어하는 주변 회로, 특히 확장 범위 레벨 시프터와 결합 된 인터페이스 듀얼 레일 아키텍처라고하는 주변 회로에서 나왔습니다.
특히 모바일 프로세서에서 전력을 절약하기 위해 설계자는 SRAM 어레이와 주변 회로를 다른 전압으로 구동하기 시작했다고 설명합니다. 라훌 쿠 랄Synopsys의 제품 관리 책임자. 듀얼 레일이라고 불리는 것은 주변이 필요할 때 저전압에서 작동 할 수 있음을 의미합니다. SRAM 비트 셀은 더 높은 전압으로 작동하여 비트를 잃을 가능성이 적습니다.
그러나 SRAM 셀에서 1과 0을 나타내는 전압은 주변의 전압과 일치하지 않는다는 것을 의미합니다. 따라서 디자이너는 레벨 시프터라는 회로를 통합하여 보상합니다.
새로운 Synopsys SRAM은 레벨 시프터 회로를 셀 어레이 내의 깊은 대신 주변과의 인터페이스에 배치하고 회로를 더 작게 만들어 메모리의 밀도를 향상시킵니다. 회사가 “확장 범위 레벨 시프터”라고 부르는 것은 더 많은 기능을 회로에 통합하면서 핀이 적은 지느러미를 사용하여 전반적으로 더 컴팩트 한 SRAM을 초래합니다.
그러나 Thukral에 따르면 밀도만이 유리한 점이 아닙니다. 그는 비트 셀 전압과 주변 전압을 언급하면서“이것은 두 레일이 훨씬 더 멀어 질 수있게한다”고 말했다. 비트 셀의 전압은 540 밀리 볼트와 1.4 볼트 사이에서 실행될 수 있으며 주변의 전압은 380mV로 낮아질 수 있습니다. 이러한 전압 차이로 인해 SRAM은 전력을 최소화하면서 잘 수행 할 수 있다고 그는 말했다. “정말로, 정말 낮은 전압으로 가져 오면… 그것은 오늘날의 AI 세계가 좋아하는 것입니다.”라고 그는 말합니다.
Thukral은 미래의 NanoSheet 기술에서 비슷한 회로 설계가 SRAM을 축소시키는 데 도움이 될지 물었습니다.“답은 100 % 예입니다.”
Synopsys는 TSMC와 Intel과 밀도와 일치했지만 그 제품은 훨씬 더 느리게 작동했습니다. Synopsys SRAM의 최대 값은 TSMC의 SRAM의 가장 빠른 버전 및 Intel의 경우 5.6GHz의 경우 4.2GHz에 비해 2.3 기가 헤르츠였습니다.
“그것은 시놉시스가 3 nm에서 동일한 밀도에 도달 할 수 있으며, 장기적으로 해당 노드의 대량 시장 실리콘과 관련이있는 주파수입니다.” Ian CutressMore Tho Moore의 최고 분석가. “또한 프로세스 노드가 어떻게 정적이지 않은지를 보여줍니다. SRAM과 같은 것들을위한 새롭고 조밀 한 디자인이 여전히 발생하고 있습니다.”
