그것은 회사에서 당신의 경력에 대해 말합니다. 수백 억 개의 트랜지스터 당신의 별명이“Mr. 트랜지스터.” 그것이 동료들이 때때로 부르는 것입니다 Tahir Ghani, 수석 동료 및 프로세스 경로 변환 이사 인텔의 기술 개발 그룹. Ghani의 경력은 회사에서 30 년에 걸쳐 있으며 900 개가 넘는 특허를 초래했습니다. 그는 그 기간 동안 CMOS 트랜지스터에 대한 모든 주요 변화에 손을 대었습니다.
인텔이 또 다른 주요 변화, 즉 움직임으로 향하고 있습니다 Finfets에서 ribbonfets까지 (나노 시트 트랜지스터라고 함) – 더 일반적으로) –IEEE 스펙트럼 가니에게 지금까지 가장 위험한 변화가 무엇인지 물었다. 기기의 전체 아키텍처가 변형 된 시대에, 그의 다소 놀라운 대답은 2008 년에 트랜지스터를 외부에서 보았던 것과 비슷한 변화를 남기는 변화였습니다.
3 트랜지스터의 큰 변화
올해의 Ribbonfets를 도입하기 전에 CMOS 트랜지스터의 세 가지 주요 변경 사항. 세기 초에 장치는 항상 더 작아서 항상 가지고있는 것처럼 보였습니다. 실리콘의 평면에 내장 된 소스 및 배수는 채널 영역에 의해 분리되어 있습니다. 이 영역 꼭대기에는 게이트 스택이 있습니다. 두꺼운 다결정 실리콘으로 얹은 실리콘 산화물 단열재의 얇은 층이 있습니다. 게이트 (폴리 실리콘)의 전압은 전도성 채널이 소스와 배수를 연결하여 전류가 흐르도록합니다.
그러나 엔지니어 들이이 기본 구조를 계속 축소함에 따라, 전자 대신 긍정적으로 하전 된 구멍을 수행 한 장치의 절반을 위해 충분한 전류를 이끌어 낸 장치를 생성함에 따라 더욱 어렵습니다. 대답은 실리콘 크리스탈 격자를 다소 스트레칭하여 충전 속도가 더 빨리 속도를 높이는 것이 었습니다. 인텔이 발표했을 때 2002 년에 변형 시일 리콘 계획이것은 소스와 배수에 약간의 실리콘 게르마늄을 첨가하고 재료의 더 큰 결정 구조가 그들 사이의 실리콘을 쥐어 내도록함으로써 이루어졌다.
채널로부터 게이트를 분리하는 이산화 실리콘 단열재의 얇은 층은 이제 5 개의 원자가 두께였습니다.
2012 년에 Finfet이 도착했습니다. 이것은 가장 큰 구조적 변화로, 기기의 채널 영역을 측면에 기본적으로 뒤집어 실리콘 표면 위의 핀처럼 돌출됩니다. 이것은 채널을 통한 전류의 흐름을 더 잘 제어하기 위해 수행되었습니다. 이 시점에서 소스와 배수 사이의 거리는 너무 많이 줄어들어 장치가 꺼져 있어도 전류가 누출 될 수 있습니다. 핀 구조를 통해 칩 제조업체는 게이트 스택을 채널 영역 위의 게이트 스택을 3면의 채널 영역을 둘러싸도록하여 평면 트랜지스터의 단면 게이트보다 더 나은 제어를 제공합니다.
그러나 Ghani (High-K/Metal Gate)에 따르면 변형 실리콘과 Finfet 사이에 인텔의 가장 위험한 움직임이 나왔습니다.
원자가 부족합니다
Ghani는“10 년 동안 트랜지스터에서 세 가지 큰 변화를 겪으면 개인의 느낌은 High-K/Metal Gate가 가장 위험하다는 것입니다. IEEE 스펙트럼 12 월 샌프란시스코에서 열린 IEEE 국제 전자 장치 회의에서. “우리가 High-K/Metal Gate에 갔을 때, 그것은 MOS 트랜지스터의 심장을 잡고 그것을 바꾸고 있습니다.”
Tahir와 그의 동료들이 그것을 넣었을 때 기사의 기사 스펙트럼 당시:“우리가 극복해야 할 기본적인 문제는 몇 년 전에 우리가 원자가 부족했다는 것입니다.”
이 시대에 무어의 법률 스케일링을 유지하면 트랜지스터의 가장 작은 부분이 각 세대마다 0.7 인자를 줄였습니다. 그러나 이미 제한에 도달 한 장치의 일부가있었습니다. 1990 년대 중반부터 10 배 아래로 가늘어진 채널로부터 게이트를 분리하는 이산화 실리콘 절연의 얇은 층은 이제 5 개의 원자가 두께였다.
더 이상 물질을 잃는 것은 단순히 불가능했고, 5 개의 원자에서 게이트 유전체는 거의 일을하지 않았다. 유전체는 게이트의 전압이 전기장을 채널로 투사하도록 허용하지만 동시에 게이트와 채널 사이의 누출을 유지하는 동시에.
Ghani는 이렇게 회상합니다.“처음에는 한 번에 한 번의 변화를 원했습니다. 시작 물리적으로 더 두껍지 만 여전히 전기장을 투사하는 것으로 이산화 실용을 교환합니다. 그것을 고유 전기-통신 또는 하이 -K 인 유전체라고합니다. Ghani는 Intel의 구성 요소 연구팀이 그렇게하는 것을 보았을 때“실제로 High-K를 사용하여 Polysilicon을 수행하면 Poly와 High-K 사이에 상호 작용이 있음을 발견했습니다.”라고 Ghani는 말했습니다. 그 상호 작용은 트랜지스터가 켜지거나 끄는 전압을 효과적으로 핀으로 묶습니다.
가니는“금속 게이트도 제외하고는 탈출구가 없었다”고 말했다. 금속은 하이 -K 유전체에 더 잘 결합하여 고정 문제를 제거하면서 다른 문제를 해결합니다. 그러나 두 가지 유형의 트랜지스터, NMOS 및 PMO가 있기 때문에 올바른 금속을 찾는 것은 자체 문제를 소개했습니다.
“개처럼 뼈와 마찬가지로 조직 전체가 그 일을하고있었습니다.” – Tahir Ghani, Intel
“금속 게이트의 문제는 [worked]가니는… 나머지 장치를 구축하는 데 필요한 고온을 견딜 수 없다고 말했다.
다시 한번, 솔루션은 실제로 위험을 더욱 발전 시켰습니다. 인텔은 30 년 동안 트랜지스터를 구축하는 데 안정적으로 사용한 일련의 단계를 수행해야했습니다.
기본 프로세스는 먼저 게이트 스택을 구축 한 다음 회사가 나머지 장치를 구축 한 경계로 치수를 사용했습니다. 그러나 금속 게이트 스택은이 과정의 극단에서 살아남지 못할 것입니다. Ghani는“탈출구는 우리가 흐름을 되돌리고 끝에 게이트를해야한다는 것이 었습니다. Gate Last라고 불리는 새로운 프로세스는 더미 게이트, 폴리 실리콘 블록으로 시작하여 처리를 계속 한 다음 더미를 제거하고 하이 -K 유전체 및 금속 게이트로 교체했습니다. 더 많은 합병증을 더하기 위해, 새로운 게이트 스택은 인텔이 원자 계층 증착이라는 칩 생산에 사용 된 적이없는 도구를 사용하여 증착해야했습니다. (이름이 의미하는 바를 수행합니다.)
Ghani는“우리는 수십 년 동안 우리가 한 기본적인 흐름을 바꿔야했습니다. “우리는이 모든 새로운 요소를 넣고 트랜지스터의 심장을 바꿨습니다. 우리는 업계에서 전에하지 않은 도구를 사용하기 시작했습니다. 그래서 당신이 우리가 가진 많은 도전을 보면, 그것이 내가 일한 가장 어려운 프로젝트라고 생각합니다.”
45 나노 미터 노드
물론 그것은 이야기의 끝이 아니 었습니다.
새로운 프로세스는 경제적 인 사용을 보장 할 수있는 어느 정도의 신뢰성을 갖춘 장치와 회로 및 IC를 안정적으로 생산해야했습니다. 가니는“이것은 큰 변화 였고 우리는 매우 조심해야했다. “그래서 우리는 시간이 걸렸습니다.” Intel의 팀은 NMO와 PMOS 모두에 대한 프로세스를 개발 한 다음 각 장치의 웨이퍼를 별도로 구축 한 다음 더 복잡한 것들로 넘어갔습니다.
그럼에도 불구하고 High-K/Metal Gate가 인텔의 다음 제조 공정 인 45 나노 미터 노드로 만들 것임은 분명하지 않았습니다. 그 시점까지의 모든 작업은 미래의 45 나노 미터 노드가 아닌 기존 65 나노 미터 노드에 대해 설계 규칙 (트랜지스터 및 회로 형상)을 사용하여 수행되었습니다. “새로운 디자인 규칙에 갈 때마다 디자인 규칙이 가져 오는 문제가 있습니다.”라고 그는 설명합니다. “따라서 하이 -K/금속 게이트 문제와 설계 규칙 문제를 혼동하고 싶지 않습니다.”
“나는 우리가 첫 번째 수확량을 꺼낼 준비가되었다고 생각하기 1 년 반에 걸쳐 우리를 데려 갔다고 생각합니다.”
Ghani는“첫 번째… 로트는 처음으로 매우 좋았습니다. SRAM에서 예상보다 더 나은 결함 밀도를보고, 결함의 특성을 분류 할 수 있고, 45 나노 미터 노드를 제공하기 전에 팀이 얼마나 많은 시간을 보냈는지, 경영진은 High-K/를 만들기 위해 노력했습니다. 메탈 게이트 다음 생산 기술. “개처럼 뼈와 마찬가지로 전체 조직이 그 일을하게되었습니다.”라고 그는 말합니다.
Ghani는 High-K/Metal Gate를 개발하고 배치했을 때와 마찬가지로 인텔이 모험적이라고 생각하는지 여전히 긍정적으로 응답합니다. “나는 우리가 여전히 있다고 생각한다”고 그는 최근의 배치의 예를 들었다. 뒷면 전력 전달-트랜지스터 아래에서 전력 분류 상호 연결을 움직여 전력을 절약하고 성능을 향상시키는 기술. “7 ~ 8 년 전 우리는 전력 공급을 위해 뒷면 연락처를 실제로보기로 결정했고 계속 밀고 있습니다.”
이 게시물은 2025 년 1 월 29 일에 수정되어“수율 로트”의 의미를 명확히했습니다.